心得体会
时光飞逝，转眼间，为期一周的实训渐渐地步入尾声。通过本次设计，学习了FPGA的知识，对FPGA的应用有了一定的认识。在学习了Verilong语言的基础上，能够运用verilong语言进行基础的电路设计；运用自顶向下的设计思想,对电子钟各个功能模块进行分解设计；进行仿真验证了整个模块功能的正确性；将各个模块连接，组成一个系统，并在不断调试中发现问题，并及时解决。在实验板上形成计时器的完整作品。
实训第一天，本次实训的指导老师详细的给我们介绍了实训的整个流程，重点讲解了设计要求和设计模块两大部分。我们设计整个电路包括三大部分：分频、计时、显示。基于FPGA的电子钟应该能够正确显示时钟、分钟、秒钟。分频模块是对50MHZ的系统时钟信号进行分频，得到频率为1000Hz的信号，作为七段数码的扫描频率，在分频为1Hz，作为秒脉冲输入信号。计时部分包括时、分、秒的计时，分别类似于模
12、模60、模60计数器。输入变量：时钟clk，直接清零reset。显示部分采用动态扫描方式，每隔1ms选择一个数码管显示，由于扫描频率较高，可以避免闪烁效果。此次设计模块主要由分频器、走时模块和显示模块组成。完成以上设计，再用Modelsim对编写的程序进行仿真调试，仿真无误，最后用Quartus II将设计的程序下载到红芯开发板上进行在线调试，正确显示时分秒。
在此次实训的过程中我也有过挫折有不太清楚明了的地方，但是我并没有气馁，遇到困难我总是先自己寻找失败的原因，仔细的检查分析，请教同学、请教老师。在这一过程中我对FPGA的掌握有了更进一步的见解，我和我的组员们分工合作，各自完成自己的模块，大家相互学习，相互提高。我相信以后在学习上多加强这方面知识，定能成为一个合格的编程技术员。
实训中，我学到了很多东西，首先我通过听老师讲述、查阅书本、网络等多种渠道学习了FPGA的知识。在学习的过程中，我既体会到了学习的乐趣，又提高了合作能力，还懂得了对于我们在做事过程中发现的问题要冷静的思考，不要盲目的进行。在这次设计过程中所得到的体会，在过去是没有过的，在书本中是也是无法找到的。我以后将更努力的学习这方面的知识。
在学习FPGA的整个过程中，我建立起对FPGA学习的兴趣，遇到困难时要勇于面对它，并想办法解决。在整个电路设计中，我对寄分频器、计数器、LED七段数码管显示器、Modelsim等设计模块和软件有了更进一步的认识和掌握，拓宽了自己的知识面，锻炼了自己的动手能力，增加实践经验。途经困难参考成功者的经验，拓宽自己的视野，通过与同学、老师的交流，使自己在短短一周的实训中受益匪浅。
通过一周的实训学习，我收获颇多，我在不断钻研中了解了一些可编程逻辑器件的特点：FPGA提供了最高的逻辑密度、最丰富的特性和最高的性能。我了解到了它的基本使用方法，学会了练习导入或者编辑一些简单的程序，并能通过仿真软件进行仿真。同时我通过学习FPGA慢慢形成了硬件设计思想，虽然对于Verilog语言不是很懂，我相信我以后会慢慢熟悉的。对于我这个初学者，一定要多动手，多练习，多仿真。总之，FPGA给我带来的思想上的提升是难以言语的。我决心以后要好好学习。
最后，我想说的是：“我们收获到很多珍贵的知识，而这与老师的辛勤是离不开的，看着围在他身边的那一圈圈的同学，他也总会耐心的为我们讲解，直到我们听懂为止。所以我要特别感谢我们的老师！老师，您辛苦了！”
