毕业设计开题报告
课题名称：基于学院： 专业： EDA的自动售货机系统的设计 电子电气工程学院 电子信息工程
一 自动售货机设计简介
自动售货是20世纪70年代在日本、欧美发展起来的一种全新的消费方式，自动售货机又被称为24小时营业的微型自助超市，它的售货领域非常广泛，是发达国家商品零售的一种主要方式。自动售货机作为一种先进的消费方式，已经成为城市现代文明发达程度的重要标志，其新颖、时尚的购物方式，24小时营业的特点给人们生活带来了便利，美化了城市环境，受到消费者的欢迎。但是在我国自动售货机的普及还不及发达国家，主要原因是我国EDA技术的应用水平长期落后于发达国家。
本设计要实现自动售货机的基本功能，如投币处理、商品选择、购货撤销、异常退币、计算存货等功能。利用Altera公司的开发软件QUARTUS II平台，采用Verilog hdl硬件描述语言编程的设计方法设计系统核心电路的硬件程序，与一般的软件开发不同，Verilog hdl编程更需要熟悉一些底层的硬件知识，特别是数字逻辑电路的设计，因此Verilog hdl编程的方法、思路都要更多的与硬件电路联系起来。完成系统各个功能模块的硬件程序设计后，在软件平台上进行编译和电路仿真，最后生成的目标文件下载到实验台内的FPGA芯片以实现该系统，并在实验台上对设计进行验证。 （1） 自动售货机主要功能
自动售货机控制要求对机内商品信息进行识别，对投入的货币进行运算，并根据所投入的货币数值判断是否能够购买某种商品，并做出相应的反应。本文设计的自动售货机控制系统主要可以实现投币处理、计算投币总额、输出商品，输出找零等功能，系统工作流程如图1 所示。
（2） 自动售货机的几个过程
在自动售货机控制系统的工作过程中，可分为三个状态：初始状态、投币状态和找零状态。在每一个状态中完成特定的功能。
首先，在初始状态下，自动售货机通电，初始化机内商品信息（包括商品种类、每种商品的数量以及价格）。当顾客购买商品时，可根据自己需要通过按键选择其中一种商品（且只限一种），然后进入下一状态，即投币状态。
在投币状态下，当投入硬币总额大于或等于商品价格，并且按确认购买键后将进入找零状态；若按取消键，售货机退出所投硬币，返回到初始状态。
投币结束，若投入的硬币等于或大于商品单价，且确认购买，则商品将送出送货口，并计算输出找零硬币。出货找零结束时表示一次自动售货过程完成，重新返回到初始状态，计算此时商品信息，并等待下一次售货过程的到来。
（3） 自动售货机的基本模块
自动售货机控制系统的功能模块逻辑上划分为商品信息存储模块、商品选择模块、投币处理模块，找零模块和显示模块。
1 商品信息存储模块
该模块的功能是将商品的单价、数量存储到自动售货机中，price、quantity 分别表示商品的单价与数量数据信号，item 为商品的种类。
2 商品选择模块
该模块功能是对商品进行选择与购买。当对四种商品进行选择时，由sel 的选择信号的个数来表示所选择的商品类型。get 为对商品进行确认购买的信号。
3 投币处理模块
该模块是对投入的硬币进行处理的过程，输出参数coin 为投币数值计数器，以0.5 元为单位进行计算。整个模块功能类似于计钱器，可准确计算投入的硬币数，记录并保存投入的总币值。
4 找零模块
该模块主要完成找零操作。通过计钱器coin 计算余额，然后输出找零的控制信号act
5、act10。
5 显示模块
该模块用来显示钱数和商品数量。用于钱数显示时，将计钱器coin转换成BCD 码，然后经译码器译码并显示。用于商品数量显示时，将计算得出的最终商品数量quantity 先转换成BCD 码，然后经译码器译码并显示。
二
国内外EDA技术发展简介
EDA概述
人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是EDA技术。EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作：IC设计，电子电路设计以及PCB设计。没有EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的，反过来，生产制造技术的不断进步又必将对EDA技术提出新的要求。 2 EDA技术简介
EDA（Electronic Design Automation），即电子设计自动化，是指利用计算机完成电子系统的设计。EDA技术是以计算机和微电子技术为先导的，汇集了计算机图形学、拓扑学、逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术。EDA技术以计算机为工具，代替人完成数字系统的逻辑综合、布局布线和设计仿真等工作。设计人员只需要完成对系统功能的描述，就可以由计算机软件进行处理，得到设计结果，而且修改设计如同修改软件一样方便，可以极大地提高设计效率。 2.1 EDA技术的发展概况
从20世纪60年代中期开始，人们就不断开发出各种计算机辅助设计工具来帮助设计人员进行电子系统的设计。电路理论和半导体工艺水平的提高，对EDA技术的发展起到了巨大的作用，使EDA作用范围从PCB板设计延伸到电子线路和集成电路设计，直至整个系统的设计，也使IC芯片系统应用、电路制作和整个电子生产过程都集成在一个环境之中。根据电子设计技术的发展特征，EDA技术发展大致分为三个阶段。 （1）CAD阶段
第一阶段的特点是一些单独的工具软件，主要有PCB布线设计、电路模拟、逻辑模拟、以及版图的绘制等，通过计算机的使用，从而将设计人员从大量繁重重复的计算和绘图工作中解脱出来。20世纪80年代，随着集成电路规模的增大，EDA技术有了较快的发展。许多软件公司等进入市场，开始供应带电路图编辑工具和逻辑模拟工具的EDA软件。这个时期的软件产品主要针对产品开发，按照设计、分析、生产和测试等多个阶段，不同阶段分别使用不同的软件包，每个软件只能完成其中一项工作，通过顺序循环使用这些软件，可完成设计的全过程。 （2）CAE阶段
这个阶段在集成电路与电子设计方法学以及设计工具集成化方面取得了许多成果。各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局已齐全。由于采用了统一数据管理技术，因而能够将各个工具集成为一个CAE系统。按照设计方法学制定的设计流程，可以实现从设计输入到版图输出的全程设计自动化。这个阶段主要采用基于单元库的半定制设计方法，采用门阵列与标准单元设计的各种ASIC得到了极大的发展，将集成电路工业推入了ASIC时代。 （3）EDA阶段
20世纪90年代以来，微电子技术以惊人的速度发展，其工艺水平达到了深亚微米级，此阶段主要出现了以高级语言描述、系统仿真和综合技术为特征的第三代EDA技术，不仅极大地提高了系统的设计效率，而且使设计人员摆脱了大量的辅助性及基础性工作，将精力集中于创造性的方案与概念的构思上。它的特征为：第一，高层综合的理论与方法取得较大进展，将EDA设计层次由RT级提高到了系统级（又称行为级），并划分为逻辑综合和测试综合。第二，采用硬件描述语言HDL来描述10万门以上的设计，并形成了VHDL和VerilogHDL两种标准硬件描述语言。第三，采用平面规划技术对逻辑综合和物理版图设计进行联合管理，作到在逻辑综合早期设计阶段就考虑到物理设计信息的影响。第四，可测性设计。第五，为带有嵌入IP模块ASIC设计提供软硬件协同系统设计工具。 2.2 EDA技术的基本特征
EDA技术代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件[3]。这样的设计方法被称为高层次的电子设计方法。下面介绍与EDA基本特征有关的几个概念。
（1） “自顶向下”的设计方法
10年前，电子设计的基本思路还是选择标准集成电路“自底向上”（Bottom-Up）的构造出一个新的系统，这样的设计方法就如同一砖一瓦地建造金字塔，不仅效率低、成本高而且还容易出错。 （2） 高层次设计
高层次设计提供了一种“自顶向下”（Top-Down）的全新的设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这不仅有利于早期发现结构设计上的错误，避免设计工作的浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。 （3） 硬件描述语言 硬件描述语言（HDL-Hardware Description Language）是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。
本次设计使用VERILOG HDL语言，Verilog HDL语言最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用，Verilog HDL 作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中，Verilog HDL语言于1990年被推向公众领域。 Open Verilog International （OVI）是促进Verilog发展的国际性组织。1992年， OVI决定致力于推广Verilog OVI标准成为IEEE标准。这一努力最后获得成功，Verilog 语言于1995年成为IEEE标准，称为IEEE Std 1364－1995。完整的标准在Verilog硬件描述语言参考手册中有详细描述。
下面列出的是Verilog硬件描述语言的主要能力： * 基本逻辑门，例如and、or和nand等都内置在语言中。
* 用户定义原语（UDP）创建的灵活性。用户定义的原语既可以是组合逻辑原语，也可以是时序逻辑原语。
* 开关级基本结构模型，例如pmos 和nmos等也被内置在语言中。 * 提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。
* 可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模。
* Verilog HDL中有两类数据类型：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。
* 能够描述层次设计，可使用模块实例结构描述任何层次。
* 设计的规模可以是任意的；语言不对设计的规模（大小）施加任何限制。 * Verilog HDL不再是某些公司的专有语言而是IEEE标准。
* 人和机器都可阅读Verilog 语言，因此它可作为EDA的工具和设计者之间的交互语言。
* Verilog HDL语言的描述能力能够通过使用编程语言接口（PLI）机制进一步扩展。PLI是允许外部函数访问Verilog 模块内信息、允许设计者与模拟器交互的例程集合。
* 设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（RTL）到算法级，包括进程和队列级。
* 能够使用内置开关级原语在开关级对设计完整建模。 * 同一语言可用于生成模拟激励和指定测试的验证约束条件，例如输入值的指定。
* Verilog HDL 能够监控模拟验证的执行，即模拟验证执行过程中设计的值能够被监控和显示。这些值也能够用于与期望值比较，在不匹配的情况下，打印报告消息。
* 在行为级描述中，Verilog HDL不仅能够在RTL级上进行设计描述，而且能够在体系结构级描述及其算法级行为上进行设计描述。
* 能够使用门和模块实例化语句在结构级进行结构描述。
* Verilog HDL 的混合方式建模能力，即在一个设计中每个模块均可以在不同设计层次上建模。
* Verilog HDL 还具有内置逻辑函数，例如&（按位与）和|（按位或）。 * 对高级编程语言结构，例如条件语句、情况语句和循环语句，语言中都可以使用。
* 可以显式地对并发和定时进行建模。 * 提供强有力的文件读写能力。
* 语言在特定情况下是非确定性的，即在不同的模拟器上模型可以产生不同的结果；例如，事件队列上的事件顺序在标准中没有定义。
三
本次毕业设计主要内容 四
进度安排
五 主要参考文献
