数字逻辑复习
一．选择题
1．将逻辑表达式“ ”化简为逻辑表达式“A”，需使用公式化简法中的（）。
A、并项法B、吸收法C、消去法D、配项消去法
2．逻辑代数中的三种最基本的逻辑运算是（）。
A、与、与非、或非B、与、与或非、异或
C、与、或、非D、与非、与或非、异或
3． 的相邻最小项的是（）。
A、B、C、D、
4．在何种输入情况下，“或非”的运算结果不是“0”，（）。
A、全部输入为“1”B、任一输入为“1”
C、全部输入为“0”D、任一输入为“1”，其他输入为“0”
5．在下列逻辑电路中，不是组合电路的有().
A、译码器B、编码器C、全加器D、寄存器
6．要使3：8线译码器(74LS138)能正常工作，使能控制端G
1、G2A#、G2B#的电平信号应是()。
A、100B、111C、011D、000
7．七段数码显示管中，共阴极电路的所有发光二极管输出端均是()
A、逻辑1B、逻辑0C、高阻态D、接地
8．一个32路的数据选择器，最合适的地址输入端的是（）
A、4B、7C、8D、5
9．组成一位的十进制计数器，至少需要（）个触发器。
A、4B、3C、6D、5
10．计数器的模是 ()
A、触发器的数量B、序列中实际状态数C、每秒循环次数D、可能的最大状态数
11.移位寄存器由()组成
A、锁存器B、触发器C、一个字节存储器D、4位存储器
12．移位寄存器不能实现的功能是（）
A、实现信号的并行到串行的转换B、实现信号的串行到并行的转换
C、对时钟信号进行分频D、对输入信号进行编码
15．对于J－K触发器，当J＝0、K＝0，则CP脉冲作用后，触发器的次态是（）。
A、B、C、A或BD、
16．使用256X1位ROM芯片组成1024X8位存储器，需要ROM芯片()片。
A、10B、32C、16D、64
17．用PLD开发软件输入逻辑设计的两种方式是()。
A、文本和数字B、文本和原理图C、原理图和代码D、编译和排序
18．VHDL属于()。
A、可编程逻辑B、硬件描述语言C、可编程阵列D、逻辑数学算
法
二．理解基本内容（看每章后的小结）
1．数字电路常用的描述工具有哪些？
2．在逻辑函数中，基本的逻辑运算有哪些？可以组合哪些运算？
？列举你曾学过的组合电路。
4．什么是译码器？它是如何工作的？七段译码器如何工作？
5．时序电路的特点是什么？结构怎样？
6．典型的触发器JK、D的方程是什么？它的工作状态有哪些？状态是如何变化的？
7．计数器的模的概念及如何计算的？X次分频如何产生相应的模？其频率怎么设置？
8。SRAM、DRAM的存储机理是什么？
9．存储逻辑是什么的产物？FLASH的特性怎样？
10．PLD、FPGA、ISP、VHDL涵义
三．公式法、卡诺图化简以及相关证明
看作业
四．分析设计
1．组合电路
三人表决器、路灯控制、电影院门口大人、小孩进入的自动检测等
2．时序电路
作业
3．VHDL的简单语法表达
数字逻辑复习纲要
第一章 逻辑代数
一、基本概念(P30)
1.逻辑函数的描述方式及常用工具；
2.逻辑代数三种基本逻辑运算(与、或、非).
二、公式、卡诺图的化简方法
1.最小项，相邻最小项
2.公式(P16—P17)
3.卡诺图(结构、化简方法)
三、本章作业
第二章 组合逻辑
一、组合逻辑的组成与特征
二、组合电路的构件
1.列出相关电路
2.译码器
74LS138工作时,
功能：每输入一组不同的代码，只有一个输出有效.
3.七段数码显示器
SM 4205共阴阴极接地
4.数据选择器
例：32选1 ----5根控制线(选择控制信号)
三、本章作业
第三章 时序逻辑
一、时序电路的组成、功能、特点
触发器(F/F)，锁存器
二、触发器(F/F)特点
有两个稳态， 计数器的模触发器(F/F)的个数.
三、移位寄存器
功能：串并转换、分频
四、S-K触发器，D触发器的方程
五、序列检测
六、本章作业
第四章 存储逻辑
一、存储逻辑的组成
二、SRAM和DRAM的存储机理
Flash闪存
RAM、ROM芯片实例分析
例：1024×8位ROM芯片：
数据线8位
地址线10位（ ）
控制线2位（1位读写线、1位片选线）
四、有关名词
例：PLD（Programmable Logic Device可编程器件）
FPGA（Field－Programmable Gate Array 现场可编程门阵列） ISP（In-system Programming 在系统编程）
