课 程 设 计
课程名称 题目名称
数字电子技术课程设计
数字钟的设计
专业班级 2012电子信息科学（3）班 学生姓名 学 号 指导教师
马小玉 51202023035 邓运生
二○一四年四月十八日
目 录
摘要 ..................................................................................................................................................1 第1章 设计任务书 .........................................................................................................................2 1.1 设计题目 ............................................................................................................................2 1.2 技术要求 ............................................................................................................................2 1.3 数字钟的基本组成 ............................................................................................................2 1.4 设计内容 ............................................................................................................................3 1.5 给定条件及器件 ................................................................................................................3 第2章 设计步骤与方法 .................................................................................................................4 2.1 振荡电路 ............................................................................................................................4 2.2 计数器 ................................................................................................................................4 2.3 译码显示电路 ....................................................................................................................5 2.4 校时电路 ............................................................................................................................7 2.5整点报时电路 .....................................................................................................................7 第三章 调试方法 ...........................................................................................................................10 3.1 晶体振荡器安装和调试 ..................................................................................................10 3.2计数器的安装和调试 .......................................................................................................10 译码显示电路的安装和调试 .................................................................................................11 校时电路的安装和调试 .........................................................................................................11 整点报时电路的安装和调试 .................................................................................................11 第四章 问题讨论 ...........................................................................................................................12 4.1 振荡电路 ..........................................................................................................................12 参考文献.........................................................................................................................................13 附 录...........................................................................................................................................14
摘要 数字钟的设计
摘 要：数字钟已成为人们日常生活中比不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。
尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分。为了帮助同学们将已经学过的比较零散的数字电路的知识能够有机的、系统地联系起来用于实际，培养综合分析、设计电路的能力，进行数字钟的设计是必要的。数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。振荡器电路给数字钟提供一个频率稳定准确的方波信号,可保证数字钟的走时.时计数单元为24进制计数器；分计数和秒计数单元为60进制计数器，其输出都为8421BCD码。数字钟有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间。
关键字：数字钟；译码器；振荡器；校时电路。
第1章 设计任务书
1.1 设计题目
数字钟的设计
1.2 技术要求
（1） 设计一台能直接显示“时”、“分”、“秒”的数字钟，要求二十四小时为一计时周期。
（2） 当电路发生走时误差时，要求电路具有校时功能。
（3） 要求电路具有整点报时功能，报时声为四低一高，最后一声正好为整点
1.3 数字钟的基本组成
数字钟是一个将“时”、“分”、“秒”显示于人的。视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字时钟电路主要由五部分组成。即振荡器电路、计时电路、校时电路、译码显示电路、报时电路。其整体框图如图1.3所示：
1 2
图1.3 数字钟整体框图
1.4 设计内容
（1） 电路各部分的组成及工作原理。 （2） 元器件的选取及其电路图和功能。 （3） 电路各部分的调试方法。
（4） 在整机电路的设计、调试过程中，遇到什么问题，其原因及解决方法。
1.5 给定条件及器件
（1） 要求电路主要采用中规模CMOS集成电路CC4000系列组成。 （2） 电源电压为+5~+10V。
（3） 要求设计在电路实验箱上完成。
1 3
第2章 设计步骤与方法
2.1 振荡电路
振荡电路是数字钟的心脏，它是产生时间标“秒”信号的电路。为了制作简便，在精度要求不高的情况下，本系统中的振荡器选用555定时器构成的多谐振荡器，见图2.1。多谐振荡器的振荡频率可由式1估算。
图2.1 由555构成的多谢振荡器
f0=1/T=1/(R1+2R2)C
（1）
若选R1=R2=10K，要在输入端得到频率为1HZ的时钟信号，则C应选47uF。调节电位器，即可调整秒信号。
2.2 计数器
钟的“秒”“分”信号产生电路都是由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。它们都可以用两个”二-十进制”计数器实现。
六十进制计数器和二十四进制计数器均可由双BCD加法计数器CC4518组成。CC4518的功能表和外部引线排列已在第二章做了介绍，这里不再重复。
因为一片CC4518内含有两个十进制计数器，因此用一片CC4518就可以构成六十进制或二十四进制计数器了。
4 选取CC4518和与非门CC4
511、采用反馈复位法构成的六十进制和二十四进制加法计数器电路分别见图2.2（a）和（b）。
图2.2（a）六十进制计数器 图2.2（b）二十四进制计数器
我们把计数器各功能端前标有“1”的叫计数器“1”， 标有“2”的叫计数器“2”，在这两个电路中，“计数器1”的控制脉冲均由CP端输入，因此1EN应接高电平，“计数器2”的控制脉冲均由EN端输入，因此2CP应接低电平。
将1Qd接至2EN保证了低位十进制计数器向高位计数器提供触发信号。
2.3 译码显示电路
当数字钟的计数器在CP脉冲的作用下，按60秒为1分，60分为1小时，24小时为一天的计数规律计数时，就应将其状态显示成清晰的数字符号。这就需要将计数器的状态进行译码并将其显示出来。
我们选用的计数器全部是二—十进制集成片，“秒”、“分”、“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。每组（四个）输出的计数状态都按BCD代码以高低电平来表现。因此，需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。现以60进制“秒”计时电路为例，将计数器，译码显示器和显示数码管连在一起，其电路示意图见图1
5 2.3。在multisun中直接选用了四段数码显示器,。
1 图2.3 译码显示电路
2.4 校时电路
当时钟指示不准时或停摆时，就需要校准时间（或称对表）。校准的方法很多，常用的“快速校准法”。现在以“分计时器”校时电路为例，简要说明它的校时原理，见图2.4。
与非门
1、2构成的双稳态触发器，可以将1HZ的“秒”信号和“秒计数器的进位信号”送至“分计数器的CP端”。两个信号中究竟选哪个送入由开关K控制，它的工作过程是这样的:
图2.4 校时电路
当开关置右端时，与非门1输出低电平，门2输出高电平。“秒计数器进位信号”通过门4和门5送至“分计数器的CP端”，使“分计数器”正常工作；需要校正“分计时器”时，将开关置左端，与非门1输出高电平，门2输出低电平，门4封锁“秒计数器进位信号”而门3将1HZ的CP信号通过门3和门5送至“分计时器”的CP控制端，使“分计数器”在“秒”信号的控制下“快速”计数，直至正确的时间，再将开关置于右端，以达到校准时间的目的。
2.5整点报时电路
数字钟整点报时是最基本的功能之一现在设计的电路要求在离整点差十秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响五次，前四次为低音500HZ，最后一声为高音1000HZ。整点报时电路的电路原理图如图2.5所示。1 7
图 2.5 整点报时电路
整点报时电路主要由控制门电路和音响电路两部分组成。 1.控制门电路部分
由各与非门组成。图中与非门1,3,5的输入信号Q4，Q3，Q2，Q1分别表示“分十位”、“分个位”“秒十位”和“秒个位”的状态，下表中D,C,B,A分别表示组成计数器的四个触发器的状态。由图3.1.11可以看出：
Y1QC4QA4QD3QA3
Y2Y1QC2QA2`
8 Y3Y2QD1QA1f1(1kHz) Y4Y2QD1QA1f2500kHz
根据设计要求数字钟电路要求在59分51秒、53秒、55秒、57秒、59秒时各鸣叫一次。
当计数器计数到59分59秒时，分，秒计数器的状态为：
QD4QC4QB4QA40101 (分十位)
QD3QC3QB3QA31001 (分个位) QD2QC2QB2QA20101 (秒十位) QD1QC1QB1QA10000 (秒个位)
要求音响电路工作，计时器状态的变化仅发生在59分50秒至59分59秒之间。因此，只有秒个位的状态发生变化，而其他计数器的状态无须变化，Y5Y3Y4Y3Y4Y2QD1QA1f11kHzY2QD1QA1f2500kHz所以可以保持QC4=QA4=QD3=QA3=QC2=QA2=1不变。将他们相与Y2= QC4 QA4 QD3 QA3
QC2QA2=1。将此信号作为与非门的控制信号。
可见要使Y5 =1，在Y2 =1的情况下有以下两种情况：
（1）当1000Hz信号输入时，应使QD1QA1的状态为1，即QD1QC1QB1QA10000，即59秒。
（2）当500Hz信号输入时，应使的状态为1，即QD10、QA11。
2.音响电路
3.音响电路采用射极输出器，推动8欧姆的喇叭，三极管基极串接1k欧姆限流电阻，为了防止电流过大损坏喇叭，集电极串接51欧姆限流电阻，三极管选用高频小功率即可。
4.当Y5端为高电平时，三极管T导通，有电流流经喇叭，使之发出鸣声。通过以上分析可知，当计时至59分
51、
53、
55、
57、秒时。频率为500HZ1
9 的信号通过喇叭，当计时至59分59秒时，频率为1000HZ的信号通过喇叭，因而发出四低一高的声音，音响结束正好为59分60秒。图2.5数字钟整体逻辑图。
第三章 调试方法
本设计电路在数字数字电路实验箱上完成。在进行整体电路连接之前，应对各部分的电路进行逐一安装和调试。
3.1 晶体振荡器安装和调试
按图3.1.1电路在试验箱上连线，输出接发光二极管，观察发光二极管的显示情况。
3.2计数器的安装和调试
按图2.2电路在试验箱上连线。因为CC4518内含有两个同步十进制计数器，CC4011内含有四个2输入与非门，因此分别用一片CC4518和CC4011就够了。
按图2.2（a）电路连线，输出可接发光二极管。观察在CP作用下输出端发光二极管的状态变化情况，验证是否为六十进制计数器。
5.按图2.2（b）电路连线，验证该电路是否为二十四进制计数器。 6.调试过程中，要注意以下几个问题：
（1） 根据CC4518的功能表，当触发脉冲有3CP端输入时，EN端应接高电平，此时CP上升沿出发；当触发脉冲由EN端输入时，CP输入端接低电平，此时CP下降沿触发。
（2） CR为异步复位端，高电平有效。当CR为高电平时，计数器复位；正常计数器时，应使CR=0。
1 10 译码显示电路的安装和调试
按图2.3电路在数字电路试验箱上连线。它是由十进制加法计数器CC4
518、BCD-7段锁存译码和LED七段数码管组成。观察在CP数码管的显示情况。需要注意的是，CC4511正常工作时，LT=BI应为高电平，LE应为低电平。
校时电路的安装和调试
按图2.4所示电路在数字电路试验箱上连线。将电路输出接发光二极管。拨动开关，观察在CP（1HZ）作用下，输出端发光二极管的显示情况。根据开关的不同状态，输出端输出频率之比约为1:60，“开关”可以取自实验箱上的逻辑开关。
整点报时电路的安装和调试
参照前面的图在数字试验箱上连线。
因为报时发出声响的时间是59分51秒至59分60秒之间，59分的状态是不变的。测试时，1kHZ的CP信号可由试验箱上获得。500HZ的CP信号可将1kHZ的信号经D触发器二分频得到。Qa1Qd1端可接至十进制计数器的相应输出端，观察计数器在CP信号的作用下，喇叭发出声响的情况。
1 11
第四章 问题讨论
4.1 振荡电路
以上介绍的是用555集成定时器组成的多携振荡器。它具有电路简单，组装方便等优点。但是它产生的时间信号频率低，稳定性差，严重影响数字钟的精度。因此，要产生频率稳定的时钟信号，一般采用石英晶体振荡器。而石英晶体振荡器产生的脉冲信号振荡频率都比较高，需要经过分频电路才能得到我们所需要的1HZ的“秒”脉冲信号。
若从数字钟的精度考虑，晶体振荡频率越高，计时的准确度也就越高。但是，与此同时将会造成分频器的级数增多，耗电量增加的矛盾。综合考虑以上两方面的因素，目前多采用CC4060和电子表石英晶体构成振荡频率为32768HZ的振荡器，经其内部14级分频后得到2HZ的时钟脉冲，再送入计数器CC4518构成二分频器，即可得到“秒”信号。
1 12
参考文献
（１）阎石，数字电子电路．北京：中央广播电视大学出版社，１９９２ （２）任为民．电子技术基础课程设计指导．北京：中央广播电视大学出版社，１９９２
（３）实用电子电路手册．北京：高等教育出版社，１９９２1 13
附 录
1 14
