GX_Joe 第一次课-----DSP概念 Q1:DSP的概念：
DSP可以代表数字信号处理技术（ Digital Signal Proceing） ,也可以代表数字信号处理器（ Digital Signal Proceor）。 前者是理论和计算方法上的技术,后者是指实现这些技术的通用或专用可编程微处理器芯片。
数字信号处理包括两个方面的内容: 1．算法的研究
算法的研究是指如何以最小的运算量和存储器的使用量来完成指定的任务。诸如：语音与图像的压缩编码、识别与鉴别，信号的调制与解调、加密和解密，信道的辨识与均衡，智能天线，频谱分析等各种快速算法 2．数字信号处理的实现
数字信号处理的实现是用硬件、软件或软硬结合的方法来实现各种算法。它和单片机的主要区别在于数值处理和高速运算。数字信号处理的实现一般有以下几种方法：
基于软件仿真的MATLAB，基于PC的应用程序，单片机，FPGA，DSP，ASIC
Q2：DSP结构特点：（手把手P1）
强调实时性；除了具备普通微处理器所强调的高速运算和控制能力外,针对实时数字信号处理的特点,在处理器的结构、指令系统、指令流程上作了很大的改进,其主要特点如下：
（PS比较哈佛和冯诺依曼结构的区别）
冯.诺依曼指出：程序只是一种（特殊）的数据，它可以像数据一样被处理，因此可以和数据一起被存储在同一个存储器中——这就是著名的冯.诺依曼原理。注意:数据总线和地址总线共用。
哈佛结构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。
数据指令存储区是分开的，但总线是分时复用得----改进型的哈佛结构
哈佛结构 Q3：DSP分类
Q4：选型（以TI公司为例） 手把手P2-P3
Q5:DSP主要应用
Q6：DSP技术的现状和发展趋势
Q7：DSP系统的构成和工作过程 构成：
一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器组成。
工作过程：
① 将输入信号x(t)进行抗混叠滤波，滤掉高于折叠频率的分量，以防止信号频谱的混叠；
② 经采样和A/D转换器，将滤波后的信号转换为数字信号x(n)； ③ 数字信号处理器对x(n)进行处理，得数字信号y(n)； ④ 经D/A转换器，将y(n)转换成模拟信号；
⑤ 经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。 Q8：什么是定点DSP和浮点DSP？
DSP数字信号处理器是一种特别适合于进行数字信号处理的微处理器，主要用于实时快速地实现各种数字信号处理算法。定点运算 DSP 在应用中已取得了极大的成功，而且仍然是DSP应用的主体。
和定点运算 DSP 相比，浮点运算 DSP 具有许多优越性： 浮点运算 DSP 比定点运算 DSP 的动态范围要大很多。定点 DSP 的字长每增加 1bit,动态范围扩大 6dB。16bit 字长的动态范围为 96dB。32bit 浮点运算 DSP 的动态范围可以作到 1536dB，这不仅大大扩大了动态范围，提高了运算精度，还大大节省了运算时间和存储空间，因为大大减少了定标，移位和溢出检查。
由于浮点 DSP 的浮点运算用硬件来实现，可以在单周期内完成，因而其处理速度大大高于定点 DSP。这一优点在实现高精度复杂算法时尤为突出，为复杂算法的实时处理提供了保证。32bit 浮点 DSP 的总线宽度较定点 DSP 宽得多，因而寻址空间也要大得多。这一方面为大型复杂算法提供了可能、因为省的 DSP 目标子程序已使用到几十MB 存储器或更多；另一方面也为高级语言编译器、DSP 操作系统等高级工具软件的应用提供了条件。DSP 的进一步发展，必然是多处理器的应用。新型的浮点 DSP 已开始在通信口的设置和强化、资源共享等方面有所响应。
第二次课-------阅读TI文档（可以在user guide中通过索引找到） Q1：引脚分布
TMS320C5515/14/05/04/VC05/VC04 DSP General-Purpose Input/Output User's Guide 手把手---2.3 Q2：54X和55X的区别
Q3：HPI的概念及适用情况
HPI是HOST PORT INTERFACE（主机接口总线）的简称。HPI是一个与主机通信的并行接口，主要用于DSP与其他总线或CPU进行通信。信息可通过'C54x的片内存储器与主机进行数据交换。
第三次课---------外设及软件程序介绍 Q1：IIC总线及SPI总线比较 I2C VS SPI SPI是［单主设备（ single-master ）］通信协议（是一种高速的，全双工，同步的通信总线，以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以(单向传输时)），这意味着总线中的只有一支中心设备能发起通信。
IIC 是多主设备的总线（IIC是一种多向控制总线，也就是说多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实时数据传输的控制源），IIC没有物理的芯片选择信号线，没有仲裁逻辑电路，只使用两条信号线—— ‘serial data’ (SDA) 和 ‘serial clock’ (SCL)。
第一总线拓扑结构/信号路由/硬件资源耗费
IIC 只需两根信号线，而标准SPI至少四根信号，如果有多个从设备，信号需要更多。一些SPI变种虽然只使用三根线——SCLK, SS和双向的MISO/MOSI，但SS线还是要和从设备一对一根。另外，如果SPI要实现多主设备结构，总线系统需额外的逻辑和线路。用IIC 构建系统总线唯一的问题是有限的7位地址空间，但这个问题新标准已经解决——使用10位地址。从第一点上看，IIC是明显的大赢家。
第二数据吞吐/传输速度
如果应用中必须使用高速数据传输，那么SPI是必然的选择。因为SPI是全双工，IIC 的不是。SPI没有定义速度限制，一般的实现通常能达到甚至超过10 Mbps。IIC 最高的速度也就快速+模式（1 Mbps）和高速模式（3.4 Mbps），后面的模式还需要额外的I/O缓冲区，还并不是总是容易实现的。
Q2：多媒体卡控制器（只是简介） 作用：
多媒体卡控制器可以读写多媒体卡（ MultiMediaCard，简称MMC卡）和数字存储卡（ Secure Digital Memory Card，简称SD卡）上的存储器。 该控制器有如下特点：
支持MMC/SD协议和SPI协议；软件支持未来的扩展升级；MMC控制器的运行频率可以通过程序设置； MMC控制器与存储卡之间控制传输速率的时钟可以通过编程设置。
MMC控制器可以在存储卡和CPU或DMA控制器之间传输数据，也可以进行卡对卡之间的传输。它们之间的通信可以按照MMC/SD协议也可以按照SPI协议进行，在基于MMC/SD协议时使用一条双向数据线（ MMC卡）或4条双向数据线（ SD卡），基于SPI协议时则是用两条串行数据线，一条向卡上存储数据，一条从卡上读回数据。下面是MMC控制器信号连接图。
从图中可以看到连接的信号有时钟信号
（ CLK），控制信号（ CMD）和数据信号，当连接的是MMC卡时，只
使用DAT0数据线，而连接的是SD卡时，则使用DAT0~3数据线。
应用实时时钟芯片支持库函数首先需要在头文件中包含csl_rtc.h文件。。。。。。 Q6：异步串口UART 1． 异步串口发送部分
异步串口发送部分包括一个发送保持寄存器（ URTHR） 和一个发送移位寄存器（ URTSR） ， 当异步串口工作在FIFO模式下时， 发送保持寄存器可以缓存16个字节。 发送部分由异步串口线路控制寄存器（ URLCR） 控制， 发送格式如下： 1个起始位
5、
6、7或者8个数据位 1个奇偶校验位（可选）
1、1.5或者2个停止位
如果串口发送保持寄存器从内部数据总线接收到数据，当发送移位寄存器准备好时，异步串口模块将数据从送到保持寄存器发送到发送移位寄存器，发送移位寄存器通过TX引脚将串行数据发送出去。
在非FIFO模式下，当发送保持寄存器没有数据存储时，如果中断使能寄存器使能发送寄存器空中断，则产生该中断，而当一个新的字节被装入发送保持寄存器时这个中断被清除；在FIFO模式下，发送FIFO为空时产生中断，当新的字节被装入FIFO时中断被清除。 2． 异步串口接收部分
异步串口接收部分包括一个接收移位寄存器（ URRSR） 和一个接收缓冲寄存器（ URRBR） 。 当异步串口工作在FIFO模式下时， 接收缓冲寄存器可以缓冲16个字节。 接收部分的定时器由16倍接收时钟提供， 在异步串口控制寄存器的控制下， 接收部分可以接收如下格式数据： 1个起始位
5、
6、7或者8个数据位 1个奇偶校验位（可选） 1个停止位
当接收移位寄存器从RX引脚收到数据后，将组合好的数据送到接收缓冲寄存器或者接收FIFO，异步串口可以为每个收到的字节存储3个错误状态信息位，包括奇偶校验错 误、帧错误和接收间断。
在非FIFO模式下时，如果一个字符被放到接收数据缓冲寄存器中，并且中断使能时将产生中断，该字符被读走时中断被清除；在FIFO模式下时，如果FIFO存储的数据量达到FIFO控制寄存器（ URFCR）设定的触发值时将产生中断，而当FIFO存储的数据量小于触发值时中断被清除。 3． 波特率产生器
异步串行通信需要满足各种不同通信速率的要求， 模块采用波特率产生器， 通过对输入时钟分频来适应串口的通信速率。 波特率产生器的分频数可以从1到65535任意选择， 异步串口的工作时钟BCLK应为波特率的16倍， 即每个输入输出的位都将持续16个工作时钟， 而如果串口工作在接收状态下， 将在第8个工作时钟对该位采样， 下面给出分频数的计算公式：
4.
中断申请和DMA。。。。。。
Q7：寻址方式
当硬件执行指令时，寻找指令所指定的参与运算的操作数的方法——寻址方式。
根据程序的要求采用不同的寻址方式，可以有效地缩短程序的运行时间和提高代码执行效率。
C54x芯片的寻址方式可以分为两类：
数据寻址
程序寻址
Q8：指令表示方法
Q9：算术运算指令---实现数学计算
Q10：数据传送指令
Q11：逻辑运算指令
Q12：程序控制指令
Q13：并行操作指令
Q14：重复操作指令
可以使紧随其后的一条指令或程序块重复执行，分为单指令重复和程序块重复。
Q17：探测点
探测点是一种设置在源文件某条语句上的特殊断点，主要用来与一个外部文件的读/写相关联。
当用户程序运行到探测点时，自动地从与该探测点连接的外部文件中读入数据或将计算的结果输出给外部文件。完成数据的传输后，自动恢复程序的运行。 探测点在算法开发过程中是一个有用的工具，可用来与PC主机进行数据通信。 探测点可以进行一下工作：
1从PC主机的文件中，传输输入数据至目标系统的缓冲区，作为算法开发的模拟数据；
2从目标系统的缓冲区中，传输输出数据至PC主机的文件中，以便进行数据分析；
3更新窗口，例如图形、数据等。
PS：Probe Point 和 Break Point比较-----手把手P64
Probe Point 的使用方法-----手把手P67（实验中有） Q18：数据观察方法
图形显示：graph。。。。时域/频率 手把手P62 第4课--------DSP+XXX：相关设计的架构
第5课--------DSP硬件系统设计：ADC Q1：ADC理论 采样与编码
Q3：分类
1.SAR（逐次逼近）型ADC：
逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（12位）时价格很高。
TLC0831 (德州仪器公司（TI）推出的TLC0831/2是广泛应用的8位A/D转换器。) TLC0831可以外接高精度基准以提高转换精度，TLC0832的基准输入在片内与VCC连接。TLC0831/2的操作非常类似TLC0834/8（更多输入通道），为以后升级提供便利
2.Σ-Δ(Delta-Sigma)调制型 ADC：
Σ-Δ型AD由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因此容易做到高分辨率。主要用于音频和测量。
3.流水线ADC结构适合于几Msps到100Msps采样速率，其复杂性随分辨率的增加只是线性（而不是指数）增加，具有高速、高精度和低功耗特性，适用于各种场合，特别是数字通讯领域，在这些领域中转换器的动态性能经常比微分非线性(DNL)和积分非线性等传统的ADC特性更重要。在大多数的应用中，流水线ADC的数据延迟都无关紧要。
PS：AD转换器分类
下面简要介绍常用的几种类型的基本原理及特点：积分型、逐次逼近型、并行比较型/串并行型、Σ-Δ调制型、电容阵列逐次比较型及压频变换型。
1）积分型（如TLC7135）
积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片AD转换器大多采用积分型，现在逐次比较型已逐步成为主流。 2）逐次比较型（如TLC0831）
逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（12位）时价格很高。 3）并行比较型/串并行比较型（如TLC5510）
并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash(快速)型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。
串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，所以称为Half flash(半快速)型。还有分成三步或多步实现AD转换的叫做分级（Multistep/Subrangling）型AD，而从转换时序角度又可称为流水线（Pipelined）型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。 4）Σ-Δ(Sigma?/FONT>delta)调制型（如AD7705）
Σ-Δ型AD由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因此容易做到高分辨率。主要用于音频和测量。
5）电容阵列逐次比较型
电容阵列逐次比较型AD在内置DA转换器中采用电容矩阵方式，也可称为电荷再分配型。一般的电阻阵列DA转换器中多数电阻的值必须一致，在单芯片上生成高精度的电阻并不容易。如果用电容阵列取代电阻阵列，可以用低廉成本制成高精度单片AD转换器。最近的逐次比较型AD转换器大多为电容阵列式的。 6）压频变换型（如AD650） 压频变换型（Voltage-Frequency Converter）是通过间接转换方式实现模数转换的。其原理是首先将输入的模拟信号转换成频率，然后用计数器将频率转换成数字量。从理论上讲这种AD的分辨率几乎可以无限增加，只要采样的时间能够满足输出频率分辨率要求的累积脉冲个数的宽度。其优点是分辩率高、功耗低、价格低，但是需要外部计数电路共同完成AD转换。
