FPGA实验指导及记录
实验四 基于FPGA的数字电子钟设计
1.实验目的：
（1） 掌握FPGA开发软件Quartus II在一个综合系统设计中的应用； （2） 掌握数字电子钟的基本工作原理。
2.实验任务：利用Quartus II软件完成基于EDA实验平台的数字电子钟的设计，要求该电路具备的基本功能为：能实现秒、分钟、小时的计数，设计译码及显示电路，计数结果以动态扫描方式显示在6位七段数码管上。扩展功能可选：手动校时、校分电路设计，闹钟电路设计，秒表功能设计等。 3.电路设计
总体电路框图如下：
（1） 分频电路
本设计由EDA实验平台50MHz晶体振荡器提供时间基准信号。需要设计一个分频电路将该信号分频至1Hz用于时钟电路计数。 （2） 时、分、秒计数电路设计
小时计数器计数模值为24，分钟和秒计数器计数模值为60。计数器输出信号为8421BCD码。
（3） 动态扫描电路及译码电路
参考实验三，设计一个动态扫描电路，将时、分、秒计数器输出的8421BCD码译为七段码输出至共阴显示数码管显示。 （4） 校时电路设计及其他扩展功能的实现
可选内容，可利用实验平台的按键开关控制小时、分钟电路的校时。请同学们自行完成设计。
4.实验报告要求
实验报告应包括以下内容：
实验名称，实验目的，实验平台简介（包括使用的目标器件型号，信号源，按键开关等），开发软件介绍，数字电子钟的基本组成模块及各模块工作原理，心得体会。
《EDA实验指导 基于FPGA的数字电子钟设计（整理）.doc》
将本文的Word文档下载到电脑，方便编辑。
推荐度：
点击下载文档